

VILNIAUS GEDIMINO TECHNIKOS UNIVERSITETAS

STUDIJŲ MODULIO

Kompiuterijos ir ryšių technologijų katedra

A dalis

Modulio pavadinimas

Vienusčių integrinių grandynų ir sistemų projektavimas

Modulio pavadinimas (anglų kalba)

Design Integrated Circuits and Systems on Chip

Modulio grupė	Studijų dalyko
Modulio blokas	Doktorantūros specialybės dalykai
Priklausomybė	Katedros

Mokslo krypties ir srities kodas	Studijos
T 001	T 000
Doktorantūros	

Modulio kodas

Fakultetas Katedra B, A, M, I, D Modulio Nr.*

E	L	K	R	D	19312
---	---	---	---	---	-------

* modulio registracijos numeris katedroje

Kreditai

Iš viso: Iš jų: KD, KS, KP

6	0
---	---

Atsiskaitymo forma

I, E1, E2, E, BE, BD, TD, A KD, KS, KP

E	
---	--

Studijų forma

Paskaitoms

Lab. darbams

Pratyboms

Aud. darbui

Sav. darbui

Iš viso

Nuolatinės studijos	F	16	0	16	32	128	160
Iššestinės studijos	I						

Modulio tikslas

Igyti gilesnių žinių ir gebėjimų, reikalingų atliekant vienusčių integrinių grandynų ir jų sistemų projektavimą bei mokslinius tyrimus.

Modulio tikslas (anglų kalba)

To acquire deeper knowledge and skills needed for the design and scientific research of system-on-chip and their systems.

Suteikiamos žinios ir gebėjimai

Gilios žinios vienusčių integrinių grandynų ir sistemų projektavimo, taikymo ir kūrimo, modeliavimo ir analizės klausimais. Gebėjimas pasirinkti vienusčių integrinių grandynų ir sistemų tobulinimo kryptis ir taikyti įgytas žinias jų kūrimui, modeliavimui ir analizei. Gebėjimas taikyti šiuolaikinius vienusčių integrinių grandynų ir sistemų modeliavimo, analizės ir projektavimo paketus.

Suteikiamos žinios ir gebėjimai (anglų kalba)

In-depth knowledge of system-on-chip design, application, and development, as well as modeling and analysis. The ability to choose directions for improving system-on-chip and to apply acquired knowledge for their development, modeling, and analysis. The ability to use modern modeling, analysis, and design software packages for system-on-chip design.

Modulio anotacija

Vienusčių integrinių grandynų ir sistemų projektavimo dalyke pagilinama ir (arba) įgyjama nauja žinios apie integrinių grandynų komponentų kompiuterinius modelius, superdidžiųjų grandynų su vienpoliais komplementariaisiais tranzistoriais projektavimą, analoginių grandynų modeliavimo ypatumus, pažangių lustų topologijos automatizuoto projektavimo technologijas ir vienusčių grandynų ir jų sistemų projektavimo raidos perspektyvas.

Modulio anotacija (anglų kalba)

In the course of Design Integrated Circuits and Systems on Chips, deeper and/or new knowledge is acquired about computer models of integrated circuit components, the design of very large-scale circuits with complementary metal-oxide-semiconductor (CMOS) transistors, specifics of analog circuit modeling, advanced automated design technologies for chip layouts, and the developmental perspectives of design of systems-on-chip.

Literatūra (autorius, leidinio pavadinimas, leidykla, metai)

- Chakravarthy, V. S., Koteswar, S. R. (2023). System on Chip (SOC) Architecture: A Practical Approach. Germany: Springer Nature Switzerland.
- System-on-Chip: Next Generation Electronics. (2006). United Kingdom: Institution of Engineering and Technology.
- Ben Abdallah, A. (2017). Advanced Multicore Systems-On-Chip: Architecture, On-Chip Network, Design. Singapore: Springer Nature Singapore.
- Stollon, N. (2010). On-Chip Instrumentation: Design and Debug for Systems on Chip. United States: Springer US.
- Navickas, R. Nanotechnologijos elektronikoje. Technika, 2008.
- System-on-Chip: Reuse and Integration . Proceedings of the IEEE ,Vol. 94, No. 6, June 2006.
- R. Waser (ed.). Nanoelectronics and Information Technology. Sec. ed. Wiley-VCH, 2005.
- A European Industrial Strategic Roadmap for Micro- and Nano-Electronic Components and Systems. A report to Vice President Kroes by the Electronic Leaders Group. 30th January 2014.
- Baker, R. J.; Li, H. W. and Boyce, D. E. CMOS Circuit Design, Layout, and Simulation. IEEE Press, New York, Sec. Ed, 2005.
- Wolf, W. Modern VLSI: System-on Chip Design. Prentice Hall PRT, 2002.

IT resursai:

- Synopsys, Synopsys, Inc. arba platintojas -Europractice sistema, licencijos tipas Mokama, akademinė
- Cadence, Cadence Inc. arba platintojas -Europractice sistema, licencijos tipas Mokama, akademinė

Savarankiško darbo turinys

Užduoties pavadinimas	Sav. darbo apimtis vienai užduočiai					Užduočių skaičius				Iš viso valandų			
	Rėžis	Priimta				NL(S)	I(S)	I(T)	NL(T)	NL(S)	I(S)	I(T)	NL(T)
		NL(S)	I(S)	I(T)	NL(T)								
Namų darbas	4-24	20				3				60			
Kitos savarankiškos studijos	1-200	40				1				40			
Pasirengimas atsiskaitymui	16-40	28				1				28			

Savarankiško darbo grafikas

Užduoties tipas		užduoties pateikimo(*) ir atssikaitymo(+) savaitė																			
		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
Nuolatinė	Namų darbas	*	1	2		3															
		+		1	2		3														

Modulio sudarytojai (vardas,pavardė)
Vaidotas Barzdėnas

Modulio egzaminuotojai (vardas, pavardė):
Vaidotas Barzdėnas
Aleksandr Vasjanov
Doktoranto vadovas arba profilinės katedros
vedėjas arba doktorantūros komiteto narys

Katedros vedėjas (vardas, pavardė):
Vaidotas Barzdėnas

Doktorantūros komisijos nutarimas

1. Modulis atestuojamas	
2. Modulis skirtas mokslo kryptčiai:	Elektros ir elektronikos
3. Modulio atestacija galioja: nuo	2022-09-01 iki 2027-08-31

Modulį atestavo
Mokslo kryptties doktorantūros komisijos pirmininkas (vardas, pavardė)

Artūras Serackis

Data2024-01-10

VILNIAUS GEDIMINO TECHNIKOS UNIVERSITETAS

STUDIJŲ MODULIO

Kompiuterijos ir ryšių technologijų katedra

B dalis

Modulio pavadinimas

Vienusčių integrinių grandynų ir sistemų projektavimas

Modulio pavadinimas (anglų kalba)

Design Integrated Circuits and Systems on Chip

Modulio kodas

Kreditai

Atsiskaitymo forma

Fakultetas		Katedra		B, A, M, I, D		Modulio Nr.*		Iš viso:		Iš jų: KD, KS, KP		I, E1, E2, E, BE, BD, TD, A		KD, KS, KP	
E	L	K	R	D		19312		6		0		E			

* modulio registracijos numeris katedroje

Studijų forma

Paskaitoms

Lab. darbams

Pratyboms

Aud. darbui

Sav. darbui

Iš viso

Nuolatinės studijos	F	16	0	16	32	128	160
Išėstinės studijos	I						

Paskaitų temų sąrašas

Temos (darbo) pavadinimas	Valandų skaičius			
	NL(S)	I(S)	I(S)	NL(T)
1. Vienusčių integrinių grandynų ir sistemų projektavimo iššūkiai	2			
2. Integrinių grandynų komponentų kompiuteriniai modeliai	4			
3. Superdidžiųjų integrinių grandynų su vienpoliais komplementariaisiais (KMOP) tranzistoriais projektavimas	4			
4. Analoginių integrinių grandynų modeliavimo ypatumai	4			
5. Lustų topologijos pažangios automatizuoto projektavimo technologijos	2			
Iš viso:	16			

Pratybų temų sąrašas

Temos (darbo) pavadinimas	Valandų skaičius			
	NL(S)	I(S)	I(S)	NL(T)
1. Seminaras - ND1 "Si-Ge dvipolių įtaisų ir integrinių grandynų komponentų modeliavimas". Užduočių formulavimas ir gautų rezultatų pristatymas.	4			
2. Seminaras - ND2 "KMOP IG projektavimas". Užduočių formulavimas ir gautų rezultatų pristatymas.	6			
3. Seminaras - ND3 "Analoginių IG projektavimas". Užduočių formulavimas ir gautų rezultatų pristatymas.	6			
Iš viso:	16			

Modulio sudarytojai (vardas,pavardė) **Modulio egzaminuotojai** (vardas, pavardė): **Katedros vedėjas** (vardas, pavardė):

Vaidotas Barzdėnas

Vaidotas Barzdėnas
Aleksandr Vasjanov
Doktoranto vadovas arba profilinės katedros
vedėjas arba doktorantūros komiteto narys

Vaidotas Barzdėnas

Doktorantūros komisijos nutarimas

1. Modulis atestuojamas			
2. Modulis skirtas mokslo kryptčiai:	Elektros ir		
3. Modulio atestacija galioja: nuo	2022-09-01	iki	2027-08-31

Modulį atestavo
Mokslo krypties doktorantūros komisijos pirmininkas (vardas, pavardė)

Artūras Serackis

Data

2024-01-10